IC行業正發生重大變化，特別是用于全新高速數據線的系統級芯片(SoC)，例如SuperSpeed USB、MHL、HDMI、DisplayPort和eSATA，需要使用最先進的CMOS工藝。由于ESD保護電路無法根據摩爾定律按比例縮小，這些集成了ESD保護電路的SoC通常僅設計成在裝配工藝具有良好保護措施時無損。然而，更為嚴重的是，完整的系統——如手機、平板電腦或普通電腦等——在常溫環境條件下使用時極易遭受ESD沖擊。另外，接口SoC特別容易受到靜電放電的影響。本文討論高速數據線的某些應用需求，以及根據這些需求，保護設備應采用的型號和技術。

要獲得系統級的穩固度以抵抗場級ESD沖擊，根據IEC 61000-4-2標準，需采用專門的ESD保護器件，且最好放置在連接器后面（圖1）。

圖1：器件級和系統級ESD保護。ESD保護可降低ESD脈沖所產生的剩余箝位電壓。數據速率越快，SoC對該箝位電壓也就越敏感。要按照IEC61000-4-2標準來保護整個系統使其免受ESD沖擊，則ESD保護必須使ESD脈沖低于SoC的安全值。

對于想要理解SoC受何種保護程度的人來說，ESD保護設備數據手冊中的IEC61000-4-2標準無法給出解答。它只給出了最大ESD脈沖，在該脈沖下，ESD保護器件自身無損。然而，根據IEC61000-4-2，當涉及帶ESD保護器件的系統和現代SoC的ESD脈沖保護時，目前較為普遍的是，ESD沖擊發生時外部保護設備無損但SoC因過壓而損壞。問題是，如何才能有效保護這種情況下的SoC？

了解ESD保護和SoC之間相互作用的特點

首先，讓我們看看SoC的要求。高度集成的工藝具有較低的工作電壓，因此電路板上針對SoC的ESD保護在電壓極低時便開始作出反應，以保護柵極氧化層不被過壓擊穿。工藝先進SoC的工作頻率高意味著它們將對ESD沖擊作出快速反應。結果便是，良好的外部ESD保護設備也需要對ESD脈沖作出極快的反應，這就需要具有較低的觸發和箝位電壓，并必須設計為可負載大部分ESD電流，以降低SoC的ESD電流負載。

在盡可能簡單的模型里，SoC和ESD保護器件通過并聯方式連接。當靜態電流流過時，該電流為SoC和ESD器件所共有，并與它們的輸入電阻成反比。然而，由于兩者都會作出反應，SoC和ESD保護器件針對ESD脈沖的保護是非線性的，因此光有這個靜態模型是不夠的；波形記錄儀無法表示出單個設備——或整個系統——針對ESD脈沖的反應。除此之外，靜態測量也會導致被測設備(DUT)過早地被判定為不合格。

要確定被測設備在ESD事件下的動態特性，可使用傳輸線路脈沖（或簡稱為TLP）測量作為標準表征工具。阻抗通常為50 Ω的已定義傳輸線路由TLP測量充電并且通過被測設備完成放電。要避免信號失真，首選恒定阻抗系統。它可以產生定義明確的矩形脈沖，輸出定義明確的電流和電壓值。重復該測量時如果采用更高電能，便可得到下一組電流-電壓值，直到完成I-V圖形，或者直到被測設備損壞。要在測量早期捕獲到被測設備的損壞情況——開始時可能略為有所退化——可在每個TLP脈沖之后檢測漏電流。